In questo articolo Indice dei contenuti 2 sezioni
Una possibile alleanza tra Google e AMD sulla futura TPU di decima generazione è l’indiscrezione che sta circolando in queste ore, e se venisse confermata avrebbe un peso non da poco. Il motivo è semplice: AMD si troverebbe a mettere le mani su un progetto di accelerazione per l’intelligenza artificiale progettato su misura per un’altra azienda, cosa tutt’altro che scontata per un produttore abituato a spingere le proprie soluzioni con il proprio marchio addosso.
Le Tensor Processing Unit nascono in casa Google e negli anni hanno attraversato diverse generazioni, diventando uno dei pilastri dell’infrastruttura con cui l’azienda gestisce i carichi di lavoro legati all’intelligenza artificiale. Di esperienza nella progettazione di questi chip, insomma, Google ne ha parecchia. Eppure ci sarebbe una necessità architetturale ben precisa che spingerebbe verso un aiuto esterno, e qui entra in gioco AMD.
Cosa cambierebbe nella TPU di decima generazione
Stando alla ricostruzione che circola, Google e alcuni dei suoi clienti starebbero ragionando su TPU con una dose molto più generosa di capacità di elaborazione general purpose, ottenuta integrando core CPU direttamente all’interno dello stesso package dell’acceleratore. Non un chip separato collegato accanto, quindi, ma tutto sotto lo stesso tetto.
Il vantaggio di una configurazione simile riguarderebbe soprattutto il reinforcement learning e le applicazioni agentiche, due ambiti in cui le operazioni tensoriali da sole non bastano e serve accanto una buona dose di potenza di calcolo tradizionale. Non si tratta di una direzione presa dal nulla, tra l’altro. Alcuni segnali indicano già da tempo un interesse crescente di Google verso questo tipo di bilanciamento.
Basta guardare ai numeri che riguardano i sistemi costruiti attorno alle TPU 8i. Lì, secondo le varie ricostruzioni, viene impiegata una CPU Axion ogni due acceleratori. Nelle generazioni precedenti il rapporto era ben diverso, con un processore Xeon a coprire quattro TPU. La direzione è chiara: sempre più potenza convenzionale a supporto della parte dedicata ai calcoli tensoriali. E in scenari particolari si starebbe addirittura valutando una configurazione uno a uno, con una CPU dedicata a ciascun acceleratore. Mettere CPU e acceleratori fianco a fianco nello stesso package non è un dettaglio da poco. Accorciare le distanze fisiche tra le unità di elaborazione significa ridurre le latenze e migliorare l’efficienza complessiva nello scambio dei dati, con benefici che si riflettono sulle prestazioni reali dei carichi di lavoro più pesanti.
Perché proprio AMD e cosa porterebbe sul tavolo
Il curriculum di AMD in questo campo è il vero punto della questione. L’azienda ha già lavorato a Instinct MI300A, una soluzione pensata per i data center che riunisce in un unico package CPU x86, GPU e memoria HBM. Un esercizio di integrazione complesso, insomma, esattamente il tipo di competenza che servirebbe per costruire una TPU con anima ibrida.
Quale sia però il contributo concreto che AMD porterebbe al progetto resta un punto non chiarito. Si parla di collaborazione, ma i contorni sono ancora sfumati e non c’è nulla di ufficiale a definire ruoli e responsabilità delle due parti. Se l’indiscrezione dovesse rivelarsi fondata, l’elemento davvero interessante non sarebbe tanto il nome del partner quanto l’evoluzione stessa dell’architettura. La TPU smetterebbe di essere un acceleratore puro per trasformarsi in qualcosa di più equilibrato, con una componente CPU molto più presente e pensata per reggere elaborazioni intensive, reinforcement learning e i nuovi sistemi costruiti attorno agli agenti IA.
