In questo articolo Indice dei contenuti 3 sezioni
Nei piani di TSMC il passaggio ai chip A16 rappresenta molto più di un semplice restringimento delle dimensioni, perché il nuovo processo produttivo a 1,6 nanometri mette insieme transistor nanosheet e una rete di alimentazione spostata sul retro del wafer. La produzione in volumi è attesa per la seconda metà del 2026, con alcune indicazioni che puntano al quarto trimestre come finestra concreta per l’avvio della produzione di massa. Un cambio di passo che riguarda soprattutto i chip più affamati di corrente, quelli pensati per calcolo ad alte prestazioni e intelligenza artificiale.
Il nome, va detto, può trarre in inganno. Verrebbe da pensare che si tratti solo di scendere da 2 nm a 1,6 nm, ma da anni ormai la sigla di un nodo produttivo non corrisponde più alla misura fisica reale dei transistor. È diventata una convenzione commerciale, utile per orientarsi nella gerarchia delle tecnologie ma poco affidabile se presa alla lettera.
Cosa distingue davvero A16 dal nodo a 2 nanometri
A16 nasce come evoluzione della famiglia N2, arricchita da nuove tecniche di alimentazione e da transistor nanosheet di seconda generazione. Il confronto che TSMC propone è con N2P, cioè la versione più matura del processo a 2 nm, e i numeri dichiarati parlano di un incremento di velocità compreso tra 8 e 10% a parità di tensione, di un calo dei consumi tra 15 e 20% a parità di prestazioni e di una densità fino a 1,10 volte superiore.
Sono guadagni che sulla carta possono sembrare contenuti, soprattutto se paragonati ai salti generazionali di dieci o quindici anni fa. Nella pratica, però, in un data center pieno di acceleratori che macinano modelli di intelligenza artificiale, un risparmio energetico di quell’ordine si traduce in bollette e sistemi di raffreddamento decisamente diversi. La densità maggiore, poi, significa poter far entrare più logica nella stessa superficie di silicio, che resta la variabile economica più delicata di tutta la filiera.
Super Power Rail, l’alimentazione che passa dal retro
L’ingrediente che caratterizza il nuovo processo è Super Power Rail, sigla SPR, un’architettura che sposta la distribuzione dell’energia sul lato posteriore del wafer. Detta così suona astratta, ma il concetto è abbastanza intuitivo. Nei chip tradizionali le linee di alimentazione e quelle dei segnali convivono sullo stesso lato, contendendosi lo spazio. Separare le due cose libera il fronte per le interconnessioni dei segnali e riduce il congestionamento.
C’è un secondo vantaggio, forse ancora più rilevante. Si attenua il cosiddetto IR drop, ovvero la caduta di tensione che si verifica a causa della resistenza delle reti di alimentazione. Nei processori moderni destinati all’intelligenza artificiale e all’high performance computing la corrente richiesta dai blocchi di calcolo è enorme, e ogni frazione di volt persa lungo il percorso è energia sprecata. Portando la rete di alimentazione dietro al wafer, alcuni tragitti della corrente diventano più corti e più semplici, con un beneficio diretto sull’efficienza complessiva.
Dopo A16 arriva A14, ma bisognerà aspettare
La tabella di marcia dell’azienda taiwanese non si esaurisce qui. In cantiere c’è già A14, indicata come la vera evoluzione full node rispetto a N2, basata su una struttura nanosheet di seconda generazione e programmata per la produzione in volumi nel 2028. Due anni di distanza, quindi, tra una tappa e l’altra.
Quello che emerge è un lavoro portato avanti su più fronti in parallelo. Da una parte la riduzione delle dimensioni del processo, dall’altra l’evoluzione della struttura dei transistor, poi le nuove architetture di alimentazione e infine i miglioramenti sulle interconnessioni. Il salto da N2 ad A16 non si misura quindi solo guardando un numero che diventa più piccolo, ma osservando come intervengono contemporaneamente tecniche diverse sui vari livelli del chip.
