In questo articolo Indice dei contenuti 3 sezioni
La capacità produttiva di CoWoS in casa TSMC è destinata a raddoppiare entro il 2028 rispetto ai livelli di quest’anno, secondo quanto emerge da indiscrezioni della stampa taiwanese. Numeri alla mano, si parlerebbe di un passaggio da 130.000 wafer al mese a fine 2026 fino a 260.000 wafer al mese alla fine del 2028. Una crescita che arriva in un momento particolare, con le linee di confezionamento sature e la domanda che, non trovando spazio, si sta riversando su altri fornitori.
Il punto è che CoWoS, acronimo di chip on wafer on substrate, non è una tecnologia qualsiasi. È di fatto lo standard di riferimento per il packaging delle GPU per l’intelligenza artificiale, quelle che finiscono nei data center e che aziende come NVIDIA ordinano in quantità industriali. Quando la capacità si esaurisce, il collo di bottiglia non riguarda più la produzione dei chip in sé, ma l’ultimo passaggio, quello in cui i vari componenti vengono assemblati insieme.
TSMC CoWoS: dove crescerà la capacità e perché l’Arizona pesa
L’espansione si concentrerebbe su due fronti. Da un lato il campus di TSMC in Arizona, negli Stati Uniti, dall’altro l’impianto AP7 a Taiwan. Il dettaglio interessante riguarda proprio il sito americano, che oggi è in grado di produrre i chip più avanzati ma non di confezionarli. I wafer prodotti in Arizona devono essere spediti in aereo verso Taiwan, perché tutta la capacità di packaging dell’azienda si trova sull’isola. Un giro lungo, costoso, che aggiunge tempo a una catena già tesa.
Portare il packaging avanzato anche negli Stati Uniti significherebbe accorciare quel percorso, con vantaggi evidenti per i clienti americani. Non è una novità assoluta nei piani dichiarati dell’azienda, ma vedere cifre concrete associate all’operazione cambia la prospettiva.
Intel e la tecnologia EMIB T entrano nel discorso
Con CoWoS sotto pressione, le alternative guadagnano terreno. Il nome che circola più spesso nelle analisi della filiera è EMIB T di Intel, che funziona in modo sostanzialmente diverso. Invece di appoggiarsi a un interposer, sfrutta dei ponti, chiamati bridge, inseriti direttamente dentro il substrato organico. Sopra quel substrato vengono poi collocati i chip logici e le memorie.
CoWoS segue tutt’altra strada. Usa un interposer che fa da tramite tra memoria, logica e il resto del sistema, attraversato da circuiti verticali noti come TSV, le through silicon via. La densità di quei collegamenti è ciò che permette larghezza di banda molto alta e latenze basse, caratteristiche che servono ai chip AI più energivori, quelli di fascia altissima.
Gli analisti taiwanesi hanno provato a quantificare anche il potenziale di Intel. Convertendo la capacità EMIB T nell’equivalente di wafer da 12 pollici usato per CoWoS, si arriverebbe a una forbice tra 15.000 e 20.000 wafer al mese nel 2027, per poi salire tra 40.000 e 45.000 wafer al mese nel 2028. Non sono numeri da poco, anche se restano lontani dalle cifre di TSMC.
Chi raccoglie la domanda in eccesso
L’architettura di EMIB T si presta particolarmente ai chip AI personalizzati, quelli progettati internamente da realtà come Google e Amazon per i propri data center. Un segmento in crescita, dove le esigenze sono diverse rispetto alle GPU generaliste.
Nel frattempo la carenza di capacità CoWoS ha prodotto un effetto a catena che favorisce altri attori del packaging. Le società di assemblaggio e test come Amkor, UMC e ASE stanno registrando una domanda più alta per i loro servizi, semplicemente perché chi non trova spazio da TSMC deve pur guardarsi attorno. Un riequilibrio parziale, dettato più dalla necessità che dalla scelta, che sta ridisegnando le gerarchie in una fase della filiera rimasta a lungo in secondo piano rispetto alla produzione dei wafer.
