In questo articolo Indice dei contenuti 2 sezioni
La cinese Dongfang Suanxin, conosciuta con la sigla DFSX, sta cercando di dimostrare una tesi che va controcorrente rispetto a buona parte dell’industria dei chip. Il vero collo di bottiglia per i carichi di[ez-toc] lavoro dell’intelligenza artificiale non sarebbe la miniaturizzazione dei processi produttivi, ma la banda di memoria. E per portare avanti questa idea l’azienda ha messo sul tavolo i chip DF1000 e il prossimo DF2000, montati all’interno dei cosiddetti SuperNode TY64 che puntano a sfidare direttamente il sistema GB200 NVL72 di NVIDIA.
Come funzionano i chip DFSX e perché sfidano NVIDIA
Per chi non conoscesse la faccenda, il chip DF1000 viene fabbricato con il collaudato processo a 14nm, ma nasconde un’architettura piuttosto originale. Si chiama calcolo 3D near-memory, e in pratica la memoria viene impilata direttamente sopra lo strato di calcolo. Il collegamento avviene tramite hybrid bonding a livello di wafer, una tecnica che fonde i percorsi di rame dei due strati eliminando del tutto i microbump o i fili. L’effetto è quello di avere decine di milioni di ascensori verticali ultraveloci al posto di una singola autostrada orizzontale. Un cambio di prospettiva che, sulla carta, promette parecchio.
Il DF2000 alza ulteriormente l’asticella. La sua uscita è attesa nel quarto trimestre del 2026, sempre sul nodo a 14nm. Invece di limitarsi a impilare un singolo strato di memoria, questo chip combina più torri di memoria e calcolo affiancate su una base comune, in una soluzione che DFSX ha battezzato 3.5D Infinity Chiplet. In sostanza sostituisce i normali strati di archiviazione con una DRAM 3D progettata su misura, aumentando in modo netto la quantità di dati temporanei che il chip riesce a tenere al suo interno.
I numeri sulla banda di memoria
Il problema che DFSX vuole risolvere è noto a chi lavora con l’IA. Le GPU restano ferme per gran parte del tempo, in attesa che i dati arrivino dalla memoria. L’azienda sostiene che sia proprio questo il memory wall il vero freno, non la dimensione del nodo produttivo. E stavolta ci sono anche i numeri a supportare il ragionamento.
Ogni chip DF2000 offre una banda da 15TB/s. Impilati in un SuperNode TY64, il totale sale a 960TB/s. Il sistema GB200 NVL72 di NVIDIA si ferma invece a 576TB/s. La differenza tra un chip a 4nm e uno a 14nm però salta all’occhio guardando le prestazioni in BF16. Qui il SuperNode TY64 basato su DF2000 arriva a 64 PFLOPS contro i 360 PFLOPS del GB200 NVL72. Un divario enorme, che DFSX conta di compensare puntando tutto sulla banda di memoria doppia.
La convinzione di fondo è chiara. Man mano che i modelli linguistici crescono, il fattore che limita davvero le prestazioni si è spostato dal calcolo del singolo chip verso l’integrazione del sistema, la quantità di memoria, la velocità di interconnessione e tutta la filiera che ci sta attorno. Secondo questa visione i FLOPS sono la metrica sbagliata su cui concentrarsi, mentre il throughput della memoria conta molto di più.
C’è già anche uno sguardo al futuro. Il chip DF3000 dovrebbe offrire una banda da 20TB/s, che diventano 1.280TB/s quando montato nel SuperNode TY64. Il sistema Vera Rubin NVL72 di NVIDIA arriva invece a 1.580TB/s, un valore superiore solo del 23 percento rispetto a quanto promette la soluzione basata su DF3000.
Fonte: TecnoAndroid
