In questo articolo Indice dei contenuti 3 sezioni
Il ritorno di Intel nel mondo delle memorie passa da un’idea che fino a pochi anni fa sembrava quasi fantascienza: impilare la memoria sopra la CPU, dentro lo stesso package, invece di tenerla a distanza sulla scheda madre. A parlarne è stato Lip-Bu Tan, amministratore delegato della società, che ha lasciato intendere come il settore offra di nuovo spazio per innovazioni serie. Nessun annuncio di una nuova linea commerciale, va detto. Piuttosto un progetto a cui il numero uno di Santa Clara tiene in modo particolare, con nuove architetture ancora in fase di studio.
La cosa ha un sapore particolare se si guarda alla storia dell’azienda. Intel nasce nel 1968 proprio con le memorie e nel 1970 lancia la 1103, una DRAM da 1 Kbit che di fatto manda in pensione le memorie a nuclei magnetici. Poi il 10 ottobre 1985 arriva l’uscita dal mercato DRAM, travolta da prezzi in caduta libera, eccesso di offerta e concorrenza giapponese sempre più aggressiva. Da lì in avanti, tutto sui microprocessori.
Perché la memoria è tornata a essere un problema interessante
Quarant’anni dopo il rapporto fra potenza di calcolo e memoria è diventato uno dei nodi tecnici più spinosi dell’industria dei semiconduttori. L’intelligenza artificiale sposta quantità enormi di dati verso GPU, acceleratori e CPU, e aumentare la sola potenza grezza serve a poco se il processore passa il tempo ad aspettare che quei dati arrivino. Tan ha ammesso di aver considerato a lungo le memorie una commodity, quindi un prodotto ballerino nei prezzi e difficile da differenziare. Secondo il CEO la situazione è cambiata, spinta dai data center per l’AI e dalla diffusione delle memorie ad altissima larghezza di banda.
Qui entra in scena HBM, sigla di High Bandwidth Memory. L’approccio è diverso dai classici moduli DDR: più die di DRAM impilati uno sopra l’altro, collegati da TSV, minuscoli collegamenti elettrici che attraversano il silicio in verticale. Lo stack finisce nello stesso package del processore, a pochi millimetri dal die logico. Il guadagno non sta solo nella distanza ridotta. Una DIMM tradizionale comunica attraverso un numero limitato di linee che attraversano package, socket e piste della scheda madre, mentre HBM mette a disposizione migliaia di connessioni parallele. Si allarga la strada, insomma, invece di far correre di più i dati. E serve anche meno energia per ogni bit trasferito. Il rovescio della medaglia è il costo, perché HBM richiede molto silicio, assemblaggi sofisticati e capacità produttiva specializzata.
Il segnale arrivato con Seok-Hee Lee e il brevetto XBM
Un indizio pesante è il rientro in Intel di Seok-Hee Lee, già presidente e CEO di SK hynix, entrato in Intel Foundry come executive vice president con responsabilità su advanced packaging, integrazione dei sistemi e produzione back end. Non un manager qualsiasi, quindi, ma qualcuno che conosce da vicino DRAM e HBM. Tan stesso ha citato quella nomina mentre parlava delle nuove architetture di memoria.
Poi c’è il brevetto. Una domanda depositata il 26 dicembre 2024 e resa pubblica il 2 luglio 2026 descrive una tecnologia chiamata XBM, architettura ad altissima larghezza di banda pensata per aggirare alcuni limiti economici e produttivi dell’HBM classico. Dentro ci sono stack di memoria con celle DRAM 1T1C, transistor realizzati nelle strutture BEOL, comunicazione verticale via TSV e collegamenti seriali basati su UCIe verso il resto del sistema. I die descritti sono da circa 1,5 GB, organizzati in centinaia di blocchi, con stack che arrivano a otto o sedici livelli. Un brevetto però certifica lo studio di una soluzione, non l’esistenza di un prodotto pronto per la produzione di massa.
Su UCIe vale la pena spendere due parole: la versione 2.0 ha introdotto nel 2024 il supporto alle architetture 3D, mentre UCIe 3.0, pubblicata nell’agosto 2025, ha portato i data rate a 48 e 64 GT/s. Il processore smette di essere un blocco unico di silicio e diventa un insieme di die specializzati.
Lo stacking 3D e i suoi grattacapi
L’accenno più interessante di Tan riguarda proprio lo stacking 3D. Parte della memoria fisicamente sopra il die logico, non accanto. Spostare un bit attraverso pochi micrometri costa molto meno che trascinarlo lungo centimetri di piste, e per carichi AI, HPC e server il vantaggio diventa sostanziale. Restano i problemi seri: la CPU scalda parecchio e la memoria le temperature alte non le sopporta, il die sottostante va raffreddato in qualche modo, servono connessioni verticali affidabili, rese elevate e test capaci di scovare i die difettosi prima dell’assemblaggio. Intel intanto ha già in casa EMIB e Foveros, con altre soluzioni di packaging in preparazione.
