Il piano di Intel per il suo nuovo complesso produttivo in Ohio sta prendendo velocità, e l’azienda ha deciso di mettere mano al portafoglio pur di rispettare la tabella di marcia. La parola d’ordine sembra essere una sola: accelerare. Per farlo, Intel avrebbe iniziato a pagare generosi bonus sugli straordinari ai lavoratori impegnati nella costruzione, con l’obiettivo di rendere operativa la produzione ad alto volume entro il 2031. Nel frattempo, sul fronte del packaging avanzato, arrivano segnali altrettanto positivi che riguardano la tecnologia EMIB-T.
Intel: bonus straordinari per accelerare la fab in Ohio
Per chi non avesse seguito la vicenda, Intel sta costruendo un enorme complesso da 1.000 acri in Ohio, destinato ai suoi nodi produttivi dell’era Angstrom, quelli battezzati 18A e 14A. Un progetto imponente, che l’azienda vuole vedere pienamente funzionante entro il 2031, quando dovrebbe partire la produzione in grande volume del nodo 14A.
Ed è proprio per non perdere tempo che sono spuntati i bonus sugli straordinari. La logica è semplice, quasi banale: più ore di lavoro, più incentivi economici. Un modo diretto per tenere il cantiere in movimento e assicurarsi che i tempi vengano rispettati. Diversi elementi, insomma, sembrano finalmente allinearsi a favore di Intel, che vede la sua fab restare in linea con il calendario previsto.
EMIB-T vicino al 90 percento di resa
Il secondo capitolo di questa storia riguarda il packaging. Recentemente si è parlato del fatto che TSMC stesse sviluppando una soluzione simile a EMIB per affiancare la sua più ingombrante offerta CoWoS-L. Ma per capire la posta in gioco conviene fare un passo indietro e spiegare di cosa si tratta.
La tecnologia EMIB di Intel collega più chip di silicio, i cosiddetti chiplet, all’interno di un singolo package usando minuscoli “ponti” di silicio incorporati direttamente nel substrato organico. I micro-bump ad alta densità vengono posizionati solo lungo i bordi, dove i chiplet si incontrano con il ponte. La variante EMIB-T spinge l’idea ancora più in là, aggiungendo i Through-Silicon Vias, ovvero dei canali verticali praticati direttamente attraverso i ponti di silicio incorporati. Questi permettono a energia e segnali ad alta velocità di risalire dritti dal fondo del package, attraverso il ponte, fino ai processori o alla memoria posizionati sopra, abilitando così lo stacking 3D.
Il dettaglio che fa la differenza è il costo. EMIB-T risulta circa il 50 percento più economico rispetto al CoWoS di TSMC. Niente costoso interposer in silicio significa un vantaggio strutturale sui margini che il concorrente non può eguagliare senza ridisegnare l’intera architettura. Un aspetto che i clienti più attenti ai costi, quelli che non puntano necessariamente alla fascia altissima, potrebbero valutare seriamente per un paio di generazioni.
Intel prevede quindi di offrire in volume la sua soluzione EMIB-T già nel 2027, con le rese di package che si avvicinano ormai al 90 percento. Resta però un ostacolo da superare, e riguarda la resa del substrato, ancora ferma al 50 percento.
Questo substrato è composto da più elementi. C’è il pannello organico di base, con cavità perforate con precisione dove vengono alloggiati i ponti di silicio, prodotto da fornitori come Ibiden, Shinko, Unimicron e AT&S. Poi ci sono gli strati dielettrici di build-up, laminati direttamente sopra i ponti incorporati, che sfruttano la pellicola Ajinomoto Build-up Film, ormai standard nel settore. Infine i ponti di silicio veri e propri, quelli che contengono i Through-Silicon Vias per instradare la corrente in verticale.
È proprio questo substrato a frenare per ora i piani di Intel per un servizio di packaging EMIB-T su larga scala. Unimicron, dal canto suo, ha ribadito di recente che EMIB-T resta una piattaforma agli inizi, con l’aumento rapido dei volumi e il miglioramento delle rese come priorità del momento.