nanostack

Una corsa alla miniaturizzazione che sembrava aver toccato i suoi limiti fisici trova ora un nuovo capitolo grazie a IBM, che ha annunciato il primo chip basato su una tecnologia a 0,7 nanometri. Tradotto in numeri più concreti, parliamo di oltre 100 miliardi di transistor stipati in uno spazio grande quanto un'unghia. Per rendere l'idea di cosa significhi davvero questa scala, basti pensare che un globulo rosso umano misura circa 7.000 nanometri, ovvero 70.000 volte più grande di questi nuovi componenti. Il cuore di tutto è un'architettura battezzata nanostack, che ha reso possibile spingersi fino a 7 angstrom. Un traguardo che fino a poco tempo fa sembrava più teorico che reale. Dal nanosheet al nanostack, la strada percorsa Per capire dove siamo arrivati conviene fare un passo indietro. IBM aveva presentato l'architettura nanosheet nel 2017, seguita da una seconda generazione nel 2021. La differenza con i vecchi transistor FinFET sta nel modo in cui il gate lavora attorno al canale di silicio. Nei FinFET il gate copre tre lati, mentre nei nanosheet avvolge completamente il canale su tutti i lati. È per questo che l'architettura viene anche chiamata GAA, sigla che sta per Gate-All-Around. Oggi praticamente tutti i transistor a 2 e 3 nanometri seguono questo schema. Il nanostack è in sostanza l'evoluzione tridimensionale dei nanosheet. I transistor a 0,7 nanometri vengono impilati e sfalsati verticalmente, dando vita a una struttura multilivello che raddoppia la densità rispetto ai transistor nanosheet a 2 nanometri. Ogni transistor è composto da 3 nanosheet, ciascuno con uno spessore di circa 5 nanometri, l'equivalente di 15 righe di atomi di silicio. Numeri che fanno girare la testa, ma che si traducono in vantaggi molto pratici. Prestazioni, efficienza e i tempi della produzione Cosa cambia in concreto rispetto a quello che già esiste? Il nuovo design ha permesso di alzare le prestazioni fino al 50% e di migliorare l'efficienza energetica fino al 70% rispetto ai chip a 2 nanometri. Un balzo niente male, soprattutto se si pensa al risparmio di consumi in un settore sempre più affamato di potenza di calcolo. Tutto questo è stato ottenuto grazie alla litografia High NA EUV, sigla che sta per High Numerical Aperture Extreme Ultraviolet, una tecnologia sviluppata dall'olandese ASML, leader assoluto in questo campo. Senza quel tipo di strumentazione, scolpire transistor così piccoli sarebbe semplicemente impensabile. Sui tempi, però, conviene non farsi illusioni di immediatezza. IBM stima che la produzione di massa dei chip a 0,7 nanometri con architettura nanostack partirà entro i prossimi 5 anni. E guardando ancora più avanti, l'azienda statunitense ipotizza che questa stessa tecnologia possa portare la dimensione dei transistor fino a 0,1 nanometri entro il 2040.

nanostack

IBM, ecco il primo chip a 0,7 nanometri: 100 miliardi di transistor